1. 首頁 > 生活百科 > >

摩爾定律不管用了嗎？ 摩爾定律是什么( 二 )

摩爾定律


文章插圖

圖源 | Ars Technica
芯片單位面積上可集成的與元件數量一定會達到極限 ， 只是沒有人可以告知我們 ， 這個極限到底是多少 ， 到底什么時候才會達到這個極限？

技術角度 隨著硅片上線路密度的增加 ， 其工藝復雜性和差錯率就會呈指數形式增長 ， 同時也大大增加了全面測試的難度 。
試想 ， 如果芯片內連接晶體管的線寬達到nm級 ， 相當于幾個原子的大小 ， 在這種情況下 ， 材料的物理、化學性能都將會發生質的變化 ， 致使采用現行工藝的半導體失去正常工作的能力 ， 摩爾定律也就走到了盡頭 。
而放眼當下 ， 最大的制約摩爾定律前行的應該就是光刻工藝的發展了 。 對于最先進的EUV技術來說 ， 不僅光刻設備是瓶頸 ， 材料甚至光罩上的pellicle也是瓶頸 。
設備角度 光刻設備難點在于要提供精度與產率兼備的設備系統 ， 不管是光學系統的精度還是運動結構都是難點 。
簡單舉例來說一個 ， 一個鏡片上有一個2nm的凹坑 ， 拿來當放大鏡一點毛病沒有 ， 用到90nm節點鏡頭可能也可接受 ， 更高精度的呢?當然現有的10nm是依靠多重圖形實現的 ， 并不能一次光刻實現 。
但是多重圖形方案也帶來了兩個問題：一次光刻下的工程誤差冗余要轉嫁到多重圖形方案中 ， 所以光刻設備的控制精度實際要進一步提升；多重圖案即使用SADP技術 ， 也需要多次光刻實現 ， 這就需要更多的光刻設備來維持一個代工廠的芯片周轉率 。
精度要求高、需求量大 ， 因此產能有限 ， 這也從另一個角度回答了為什么英特爾10nm標識限量的原因（上述提到的是良率問題） 。

經濟角度 目前開發一款7nm芯片成本是3億美元 ， 5nm預測是5億美元 ， 而3nm很可能到10億美元 。
投資建設一個新7nm工廠是150億美元 ， 那么5nm工廠將需要投資300億美元 ， 3nm則理論上是600億美元 。
此外 ， 作為工藝環節不可缺少的光刻機廠商 ， ASML僅對EUV研發投入就達到90億歐元之巨（聽說也是向英特爾、臺積電、三星等巨頭籌資入股才完成的） 。
五大半導體廠商答卷 英特爾-英雄遲暮 制程工藝上 ， Intel 從2015年到2019上半年都耕耘14nm工藝；10nm工藝說是在2019年6月份量產了 ， 首發平臺是Ice Lake處理器 ， 6月份出貨 ， 其他10nm工藝產品將到2020及2021 年推出 。
下一代7nm預計會在2021年量產 ， 將首次采用 EUV 光刻工藝 ， 相比10nm工藝晶體管密度翻倍 ， 每瓦性能提升20% ， 設計復雜度降低4倍 。
從Intel公布的7nm工藝的具體細節來看 ， 晶體管密度翻倍沒有什么意外 ， 正常都應該是這樣 ， 不過每瓦性能提升20% ， 這個數據要比預期更低 ， 說明在10nm之后 ， Intel的先進工藝在性能提升方面遇到瓶頸 。

摩爾定律不管用了嗎？ 摩爾定律是什么

文章插圖

圖源 | 英特爾官網
另據外媒報道 ， 今年IEEE國際電子設備會議(IEDM)上 ， 英特爾發布2019年到2029年未來十年制造工藝擴展路線圖 ， 計劃用10年將制造工藝由10nm升級至1.4nm 。 期間每兩年升級一次 ， 每代會有+和++兩個迭代版本 ， 其中10nm稍有不同 ， 其包含10nm++和10nm+++兩個迭代版本 。

臺積電-進階的巨人 臺積電是全球7nm工藝的晶圓廠的最大贏家 ， 官方表示市面上所有用7nm芯片 ， 均由臺積電生產 。
數據顯示 ， 截至2019年6月份 ， 臺積電7nm已經獲得了60個NTO(New Tape Out的縮寫 ， 也就是新產品流片) ， 預測在2019年這個數字也將會突破100個 。
臺積電今年還推出7nm+工藝 ， 作為其首個使用EUV光刻技術的節點 ， 邏輯密度是前一代工藝的1.2倍 ， 良率表現和7nm相比也不分伯仲 。
隨后 ， 臺積電將推出了6nm工藝 ， 按照臺積電的說法 ， 這個工藝將會在未來相當長的一段時間內扮演重要的角色 。

推薦閱讀